PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-198500

(43)Date of publication of application: 12.07.2002

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 21/768

(21)Application number: 2000-398132

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

27.12.2000


(72)Inventor: MATSUMURA AKIRA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a technique for reducing direct contact resistance, keeping a punch—through margin, performing high energy SAC injection and reducing junction leakage.

SOLUTION: This semiconductor integrated circuit device is provided with a substrate, a transistor formed on the substrate and composed of a source, a drain and a gate controlling a current flowing from the source to the drain and a contact plug electrically connected to at least one of the source and the drain and formed of a conductive material containing dopant. The contact plug is formed of at least a first layer and a second layer. The first layer is in contact with one of the source and the drain, and is formed of a material containing the dopant of a first density. The second layer is formed of the layer of the material containing the dopant of a second density. The first density is higher than the second density, and such a semiconductor integrated circuit device or the like is provided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(177)

02 公開特許公報(A)

(11) 特許出顧公開番号 特開2002—198500 (P2002—198500A)

(49)公開日 平成14年7月12日(2002.7.12)

(51) Int.CL*

政则记号

FI

5-77-1*(**3-5**)

HO1L 27/108

21/8242 21/768 HO 1 L 27/10 21/90 6212 5F038

C 5 F D 8 3

D

春史前求 未前求 前求項の数10 〇15 (全 7 頁)

(21)出席書号

\$502000-398132(P2000-398132)

(22) 出頭日

平成12年12月27日(2000 12.27)

(71) 出版人 000008018

三菱電燈線式会社

東京都千代田区北の内二丁目2番3号

(72) 発明者 松村 男

東京都千代田区北の内二丁目2番8号 三

姜雪提株式会社内

(74) 代理人 100062144

弁理士 青山 葆 (外2名)


最終責に続く

(54) 「発明の名称」 半等体象検回路装置およびその製造方法

(57) [要约]

(課題) 「直接コンタクト抵抗を依頼させ、およびパンチスルーマーシンを保って高エネルギーの次の注入を行い、接合ルークを依頼する技術を提供する。

「解決手段」 基板と、基板土に形成されたトランシスタであって、シース、ドレイン。および、ソースからドレインへ流れる電流を制御するケートからなるトランジスタと、ソースおよびドレインの少なくとも一方と電気的に接続され、ドーパントを含む基準性の特料がら形成されたコンタクトフラグレクなくとも第1の層はよび第2の層から形成され、第1の層は、ソースおよびドレインの一方と接し。第1の漁度のドーパントを含む材料により形成された層であり、第2の層は、第2の漁度のドーパントを含む材料の層から形成された層であり、第1の漁度は、第2の漁度よりも高い、半進体集積回路装置等を提供する。



【特許請求の範囲】

【請求項 1】 基板と、

基板上に形成されたトラジジスタであって、ソース、ドレイン、および、前記ソースから前記トレインへ流れる。 電流を制御するケードからなるドランジスタと、

ソースおよびドレインの少なくとも一方と風気的に接続: され、ドーパンドを含む等電性の材料から形成されたコ ンタクトプラグとを備えた半等体集接回路装置である。 で、

前記コンタクトプラグは少なくとも第1の層および第2の層から形成され、前記第1の層は、前記ツースおよびドレインの一方を接し、第1の濃度のヒーパットを含む前記材料により形成された層であり、前記第2の層は、第2の濃度のヒーパットを含む前記材料の層から形成された層であり、前記第1の濃度は、前記第2の濃度より、も高い、半導体集後回路装置。

(諸求項2) 前記ソースおよびドレインの一方は、第、 十のエネルギー、および、第1のエネルギーよりも高い 第2のエネルギーでイオンが注入された領域であり。

前記第2のエネルギーで注入されたイオンは、前記第1 の層を介して注入されたイオンである。請求項 1月記載 の半導体集積回路装置。

[請求項 9] 前記基板の前記 ソースおよびドレインの一方には、凹部が形成されており、前記第2のエネルギーで注入されたイオンは、さらに前記凹部を介して注入されたイオンである。請求項2に記載の半導体集接回路。 装置。

【請求項4】 新記材料は、リン(P)・ドーフドボリン リコンである、請求項1日記載の半導体集務回路装置。 【請求項5】 前記イオンは、リン(P)・イオンであ る、請求項2日記載の半導体集務回路装置。

「請求項 5」 基級を提供するステップと、 ソース、ドレイン、および、前記ツースから前記ポレイ ンへ流れる電流を制御するゲートからなるトランジスタ を形成するステップと、

新記ソースおよびドレインの一方の上に、第十の選集の ドーバンドを含む議事性の材料により第1の層を形成す るステップと

前記第1の層の上に、第2の温度のドーパントを含む前記材料により第2の層を形成して、前記第1の層および第2の層からなるコンタクトプラグを形成するステップであって、前記第1の温度は、前記第2の温度よりも高いステップとからなる半導体集積回路装置の製造方法。

[語歌項 7] 第1の層を形成する前記ステップは、ツースおよびドレインの多なくとも一方に、第1のエネル・ギーアイガンを注入した後に、前記第1の層を形成するステップであり。

コンタクトプラグを形成する前記ステップは、前記第1の層を介して、前記第1のエネルモーよりも高い第2の エネルモーマイオンを注入した後に、前記第2の層を形 成するステップである。諸求項も「記載の製造方法。 【諸求項目】 第2のエネルギーでイオンを注入する前 記 ステップは、

前記ソースおよびトレインの一方をエッチングして、前記基板に凹部を形成するステップと、さらに前記凹部を介して、前記第2のエネルギーでイオンを注入するステップとからなる、請求項61に記載の製造方法。

(請求項9) 前記材料は、リン(P)ドーブトポリシ リコンである、請求項6に記載の製造方法。

(請求項101) 前記イオンは(リン(P) イオンである。請求項10に記載の製造方法。

[発明の詳細な説明]

[00001]

【発明の属する技術分野】本発明は、主としてDRAM (Dynamic Random Rocess Memory) の各素子における。 ヒット独コンタクトおよびストレーシノードコンタクト を製造する技術に関する。

[00002]

「従来の技術」図12は、従来の製造方法によりポリプラグ1125-11および1125-12を形成したシリコン基 板120を示す、ポリフラグ1125-1は、例えばロR AMの記憶素子としてのデータを書えるメモリキャパンタの重優(ストレージソード)とのコンダクド、およ び、ポリプラグ125-2は、ビット様とのコンタクト を確保するためのプラグである。

【0003】ジリコンを振120の製造工程を簡単に説明すると、まずシリコンを振120上にトランジスタが形成される。図には、トランジスタの一部としてのケート電極121を示す。競しでサイトウォール122、絶録問題121を開発したのにはよりエッチングによりケート電極121の両側に2つのコンタクトホールを開口させる。コンタクトホールが開口すると、そこへリン(P)をSAC注入してn一般短124~1および124~2を形成する。最後にそのコンタクトボールにリン(P)ドーフトボリシリコンを推検することにより、ポリプラグ125~1および125~2が形成される。

[0.0 0.4]

「発明が解決しようとする課題」・DRAMの機能化に伴ってメモリセルのコンダクトプラグのプラグ経が縮小し、 DRAMの電流駆動能力 (Ids.) が低下するという問題が生している。 ポリプラグとn-利率との間の直接コンタクト抵抗が増加するからである。

[10003] また、従来の製造工程では、n-領域124-1および124-2が互びに近接して形成されるため、チャネル方向へのパンチスルーマーシンを十分取ることができない。より具体的に説明すると、リン(P)を5人の注入してシリコン差板上にn-領域124-1および124-2を形成する際、n-領域はゲート電極124が存在する機方向(チャネル方向)へ拡散する。

そのため、n-領域が互いに近接して形成され、パンチスルーを生じる恐れがある。ここで、「パンチスルー」とは、トランシスタのドレイン型を層がソースに近づいてドレイン空を層とジース空を層とがつながることにより、ソースードレイン間で電流が流れたままになる現象をいう。したかって、「パンチスルーマージン」をは、パンチスルーを起こさないための余裕(マージン)をいう。

【0006)さらに、パンチズル・マージンが十分に取れないということは、より高いエネルギーでリン(P)のSAC注入ができないことを意味する。高エネルギーでSAC注入を行うと、n-領域のチャネル方向への広がりかー屋大きくなるからである。Pーウェルとn-領域とのPN接合のリークが、より高いエネルギーによるSAC注入で低減されることに鑑みれば、従来の製造工程では、これ以上DRAMの性能を向上できない。

【①〇〇71】上述のようにメモリゼルのドランシスタのバフォーマンスが低下すると、DRAMのデータ書き込み、読み出しマージンも低不させ、リフレッシュ特性(主にリフレッシュサイクル時間)にも大きな影響を及ばまことになる。

[00008] 本発明の目的は、直接コンタクト括抗を低い 頂きせること、およびパンチスルーマージンを保って高 エネルギーSAO主入を行い、接合リークを低頂することである。

[0009]

【課題を解決するための手段】本発明による半導体集積回路装置は、基板と、基板上に形成されたトランシスタであって、ソース、ドレイン、および、前記ソースから前記ドレインへ流れる電流を制御するケードからなるトランジスタと、ソースおよびドレインの少なくとも一方と電気的に接続された「ナイントを含む導電性の材料がら形成されたコンタクトブラグとを備えた半導体集積回路装置であって、前記コンタクトブラグは少なくとも第1の層および第2の層から形成され、前記第1の温度のドーパントを含む前記材料により形成された層であり、前記第2の過度は、第2の過度のドーパントを含む前記材料により形成された層であり、前記第2の過度よりも高い、半導体集積回路装置であり、これにより上記目的が達成される。

【00-10】前記ソースおよびドレインの一方は、第1のエネルギー、および、第1のエネルギーよりも高い第 とのエネルギーでイオンが主义された領域であり、前記 第2のエネルギーで注入されたイオンは、前記第1の層 を介して注入されたイオンであってもよい。

(0.0 x 1) 前記章級の前記ソースあよびポレインの一方には、四部が形成されており、前記第2のエネルギーで注入されたイオンは、さらに前記四部を介して注入されたイオンであってもよい。

(50 of 2) 前記材料は、サン (P) ドーラドボリジリョンであってもよい。

(1000円31 前記イオジは、リン(で) イオジであって もよい。

【0.0.1.4!】本発明の半導体集長回勝装置の製造方法は、基板を提供するステップと、ソース、ドレイン、および、前記ソースから前記ドレインへ流れる電流を利卸するケードからなるドランジスタを形成するステップと、前記ソースおよびドレインの一方の上に、第1の渡。度のドーパントを含む導電性の材料により第1の層を形成して、前記第1の層および第2の層を形成して、前記第1の層および第2の層を形成して、前記第1の層および第2の層をあるコンタクドプラグを形成するステップであって、前記第1の譲渡は、前記第2の違度よりも高いステップとからなる半導体集長回路装置の製造方法であり、これにより上記目的が達成される。

【001.5】第1の層を形成する前記ステップは、ソースおよびトレインの少なくとも一方に、第1のエネルギーでイオンを注入した後に、前記第1の層を形成するステップであり、コンタクドプラグを形成する前記ステップは、前記第1の層を形成するでは、前記第1のエネルギーよりも高い第2のエネルギーでイオンを注入した後に、前記第2の層を形成するステップであってもよい。

(0015) 第2のエネルギーでイオンを注入する前記 ステップは、前記ツースおよびドレインの一方をエッチ ングして、前記基板に凹部を形成するステップと、さら に前記凹部を介して、前記第2のエネルギーでイオンを 注入するステップとからなっていてもよい。

(600点が) 前記検斡旋 リン (予) ドープドボリジリ コンであったもよい。

(1003/18) 前記イオジは、リン(P) イオジであって もよい。

[0019]

(発明の実施の形態)以下、添付の図面を参照して、本 発明の実施の形態を説明する。

【①の②②】(実施の形態 1)図1は、実施の形態 1による美雄体集験回路装置 1の断面図を示す。半導体集機回路装置 1 は、DRAM(Dynamic Bandom Access Memory)として適用可能な集験回路装置である。例えば、図ではボランジスタ部分のみが示されているが、半導体集・機回路装置 1 は他の図示されない様成要素(ビット線、フード線、文モリキャバシタ等)とともに、DRAMの、文モリセルを構成できる。

1002 17。本実施の形態による半導体集積回路装置1の特徴は、基板10と接し、かつ高温度のドーバントを含む材料により形成された薄い層も60と、通常の温度のドーパットを含む材料により形成された層7.0からなるリン(P)ドープトボリシリコンを用いてコンタクトプラグ7.2を形成したことである。これにより、基板界面

のリン温度が上がるので、直接コンタクド抵抗を下げることができる。また、達い間もりを形成した後で、その間もりを介して高エネルキーでリン(ド)イオンを含みら注入するので、チャネル方向のハンチスルーマージンを保つことができ、接合リークを低近できる。なお、本明田書でいう「接合リーク」とは、メモリセル内のドーウェルと、トランシスタのソース・ドレインを形成する。
・・検討とのドハ接合からの電流のリークをいう。

【0022】 半導体集積回路装置(は、P型ジリコン基 版 10と、複数のトランジスタと、素子分離領域2と、 サイドウォール3.0と、暑間膜4.0と、ゴンダクトブラー グ72とを含む。以下、各構成要素について説明する。 【100:23】 差板準の上には、リン(名)のイオンが異。 なるエネルギーで2度注入(SAC(Self Aligned Con taot) 注入)されている。SAC注入とは、学之力に関 にできあかったコンタクト部分を自己整合的に用いて不 純物を注入することをいう。不純物を注入することによ り、コンタクトブラグの表面抵抗を低減できる。SAC 注入によれば、マスカ合わせのマージンを小さくできょ 回路が微細化できる。2度のイオン注系により、基板1 ロ上には、従来から通常用いられているエネルギーによ る注入で形成されたの一領域50と、従来よりも高エネ ル主ーによる注入で形成されたの一領域領域5.5との存 在する。 カー領域5.0および5.5の形成過程は、後に詳 `)まする:

【0024】複数のトランジスタは、ここではかチャネ ル型金属酸化膜半導体電界効果トランジスタ(Nチャネ) ル型MOSFET)とする。このドランジスタは、デー タを善えるメモリキャパツ交散(図示せず)とビット線 (図示せず) との間に設けられ、データの輸送を制御す るためのトランジスタであり、トランスファーゲートと も呼ばれる。複数のトラジシスタの各々は、ケートをロ と、ソース(ほたはドレイン)、としての、n・領域を2を 合む。簡単化のために多照符号は付出ていないが、ケー ド20を挟んで基板40上の反対側の積極が、ドルイン (またはソース)である。図面では、複数のケート20 が示されているが、本明細書では、主に参照符号が付き わたゲート20と、n-領域22とに関連するトランジ スタに着目して説明する。なお、図面ではゲート20は 単一の材料から形成されているように示されているが、 言うまでもなる。 基板 100 と接するように酸化物の層が 存在し、その上に金属の層が堆積されている。

【OO 25】素子分離領域(2は、複数のドランジスタ相) 互を確認的に発酵するために、例えば、T.EO(S (Te)r 'a) Etyle Ortho Sillicate) 等を用いて形成される。

【00.25】サイドウオール30は、ケート20の機ち よび主面を覆うように設けられた絶縁膜をいう。サイド ヴォール30によれば、Nチャネル型MOSFETのホットキャリアによる特性変動を防止できる。その材料 は、例えば、変化ジリコン(STN)である。

[50 02.7] 層間映すのは、コンタクドプラグブでか別 のコンダクトプラグ等と電気的に接続しないように設け られた層間絶縁膜である。その材料は、例えば、BPT E.O.S. (Boro Phospho Tetra Etyle Ortho Silicate) であり、比較的低い温度で平坦性を得ることができる。 【0028】コンタクトプラグテ2は、例えばDRAM。 の記憶素子としてのデータを書えるメモリキャバシタの 電極((ストレージソード) (図示せず) とのコンタク F、またはDRAMのビット線(図示せず)とのコンタ クトを確保するためのブラグである。例えば、コンタク トプラグア 2 は、ストレージノーギとのコンタクトを 確保するコンタクトプラグであり、その左隣に示された。 コシタクトグラダイではビット線(図示せず)とのコシ タクドを確保するためのコンタクトブラグである。本実 施の形態では、コンタクトプラクはリン(P)ドーフト ポリシリコンにより形成される。上述のように、本実施 の形態によるコンタクトプラグラ2、ブ2・は、華板1 日と接し、かつ高速度のドーパントを含む材料により形。 戒された薄い層50および50%と、通常の濃度のドー バシ毛を含む材料により形成された屋フロおよびフログ とから形成されている。以下図2~図8を参照して、こ わらの層の形成過程を説明する。なお以下の説明では、 図1のコンタクトプラグブ2の形成のみを説明する。図 示されるような、複数のコンタクトプラグが存在する場 合であっても、並列的に以下説明する処理を行えば、同 じ基板すっ上に全く同じコンタクトブラグが同時に形成

【0.030】図3は、ガート20-1および20-2の 上に堆積された絶縁限30と、さらにその上に堆積された層間限40とを示す。絶縁限30は、後にサイトウォール3.0(図1)を形成する限である。層間限40は、平坦化されていることが理解される。そして、このような基板10に対して次にサックラフィおよびSACエッチングが行われる。図4は、サックラフィおよびSACエッチングによりコンタタトホールが開口した基板10上の6-領域2 2. サイドヴォール30-1、30-2、および、層間 腱40-1 および 40-2により囲まれた部分である。

でののます。続いて図らは、リジでのダイブの多人の 注入により形成されたn・領域ものを示す。多人の注入。 は、従来行われていたエネルギー条件で行う。よって 、従来の例を示すら、領域124-184とリコ24-2

(図1.2) と同じい・領域が形成される。 か・領域5.0 は、か・領域2.2 と重なるように、基板が0.0 表面および内面に形成される。

[0032] 図 6は、さらに高速度のリン (P) ドープ トポリシリコン暦:5:0を強く堆積した基板が0を示す。 高濃度のリン(P)ドープトポリシリコンを堆積する理 油は、基板がでとの界面部分のリシ漁度が上がるので、 :直接コンダクト抵抗を低減できるからである。この後、 この後、薄く堆積した屋らりを介して高エネルギーでリ ン (P) イオンがSAC注入される。これは、薄く堆積 した星らりが存在する状態で、その屋60ごしにイオン 注入が行われることを意味する。このため、「薄く」と は、高エネルギーのリンイオンがその映を十分通過でき る程度に強くということを意味する。高エネルギーのイ オン注入であることから、生成されたの一領域5.5は、 1回目のSAC注入で形成されたホー領域50より毛基 板1,00内部深くにまで到達する。 n-領域55もn-領 域50と同様、n-領域22と重なるように形成され る。ここで重要なのは、堆積した層60としに2回目の。 イオン注入したことから、n-領域5.5はチャネル方向 (ゲート方面) 人の拡散が少ないことである。 したがっ て、基板すってはパンチスルーマージンを保ちつつ、高、 エネルギーのイオン注入ができるので、接合リークを低 道できる。また接合リークを低減することにより、DR AMとして用いられた場合にはリフレッシュ特性が向上 する。より具体的には、リプレッシュサイクル時間の間 腐が長くなる。

【100-3-4】、図8は、、堆積、した層 5-0 および 7-0 にエッチハックを行い、さらに化学的機械研磨(CMP Chemical Mechanical Polishing)を行った差板 1-0 を示す。エッチハックとは、凹凸ができた表面に塗布限を形成し、塗布限と下地限(ここでは層らつおよび 7-0)のエッチング連度が等しくなる条件でドライエッチングして、下地限の表面を平坦による手法である。

[1010-3:5] 以上の工程により、半導体集積回路装置す (図1) を得ることができる。これにより、基板100 異面のリン濃度が上が多ので、直接コンタクト抵抗を下 けることができる。また、チャネル方向のパンチスルー マーシンを保つことができ、かつ接合リークを低調できる。

[0036] (実施の形態2) 実施の形態2では、実施の形態1よりも接合リークが低過する半導体集積回路装置の製造工程を説明する。ただし、実施の形態1で説明した図5までの処理は本実施の形態の工程と共通であるので、その説明は各勝する。

【8037】図9は、実施の形態2によるリセス90か 入った基板ですを示す。 エリセステ とは、ジースおよび 下ルインの一方に設けられた基板の凹部である。リセス は、図 5の場合と同様、高濃度のサンでP3 ドープトボ リジリゴン層もする薄く堆積し、エッチバックを行うに、 とにより得ることができる。エッチバックは、基板に凹 部が形成されるように行う。なお、居ちっぱさらなるサ イドウオールを形成する。茎板11にリセスが入った後 は、2回目のSAC注入を行う。このSAC注入は、既 に形成された高速度のリン(P)ドープトポリシリコン 層によりみならず、基板の凹部を介して行われる、基板 1.11にリセスが存在することから、2回目の8人で注入。 により形成されるn-領域5.6は、実施の形態1の2回 目のSAC主入よりも基板10の内部深くにまで到達す ることが理解される。これにより接合リークをさらに低 おてきる。

[0038] 図水のは、実施の形態2によるリセス9.0 が入った基板11を用いた半導体集積回路装置1.00を示す。2回目のSAC注入の後は、従来用いられている 造度のリン(P) ドープトボリシリコン層で1を堆積し、エッチバックおよび化学的機械研磨を行えばよい。これにより、さらにリセス9.0にもリン(P) ドープトポリシリコン層7.1が存在することとなる。

[0039] 上述の奉板りセス90 (図9) は、さらに 深くしてもよい。図すれば、より深いリセス9-1を有す る半等体集検回路装置すっでを示す。リセス9-1は、リセス90 (図9) よりも深いことから、2回目のSAC 注入により形成される6-領域もフは、リセス9-0 (図 9) が存在する場合よりも基板のさらに内部まで到ます ることが理解される。これにより接合リークがさらに低い 過する。このときむ、さらにリセス9-1にもリン(P) トーフトボリシリコン層が存在することとなる。

[0.040]以上、本発明の実施の形態を説明した。本明細書では、P型シリコン基板を用いてNチャネル型MのSFETを製造する工程を説明した。しかし、この工程は、例えばCMのSFETを製造する工程でも適用できる。その場合には、上述のP型シリコン基板は、N型シリコン基板に形成されるPーウェルに相当する。

(発明の効果) 第14の層(高い遮度のサンベP)ドープドボリッサコン層)が、基板との界面に存在し、ソース

およびドレイジと接するので、基板界面の材料の温度が 上がり、よって直接コンダクト抵抗を下げることができる。

(100/4/21)第1の層(高し速度のリン(B)。ドープト、 ポリシリコン層)を介して、高いエネルギーでリン

(P) イオンの注入を行うので、n・領海のチャネル方 向の拡散を抑えることができる。よってチャネル方向の パンチスルーマージンを保るつつ。接合リークを低調するための、高エネルギーによるイオン注入が実現できる。

【0.0.43】 基板にリセス(凹部)を設け、リセスを介して高いエネルギーでサンパP)・イオンの主人を行うので、基板のより深い位置はでイオンがネリ。接合リークを修設できる。

【図面の簡単な説明】

【図1】 実施の形態 11による半導体集積回路装置の断 ・面図である。

【図2】 ゲートが形成された基板を示す図である。

[図3] ダートの上に埋積された絶縁限と、さらにその上に埋積された層間限とを示す図である。

[図4] パッグラフィおよびSA.Cエッチングにより コッタッドホールが開口した基板を示す図である。

【図5】 リン(P) イオンのSA C注入により形成さ

れたが 領域を示す図である。

【図6】 さらに高濃度のリン(P)ドープトポリシリュン層を薄く堆積した基板を示す図である。

【図7】 従来用いられている濃度のリン(P)ドープ ドボザシリコン層を推構した基版を示す図である。

【図9.】 "推議」した屋にエッチバックを行い、さらに化、 美的機械研磨を行った基板を示す図である。

【図9】 実施の形態2によるリセスが入った基板を示す図である。

【図10】 実施の形態とによるりセスが入った基板を 用いた半導体集積回路装置を示す図である。


【図 1 寸】 より深いりセスを有する半導体集積回路装 置を示す図である。


【図12】 《従来の製造方法によりポリプラグを形成したシリコン基板を示す図である。


[符号の説明]


1 半導体集積回路装置。 1:0 奉板。 20 ケート。 22 n-領域: 3:0 ザイドウォール。 4:0 層間膜: 5:0、5.5 n-領域: 5:0高温度のド


度間限: 50、55 n files: 60高温度の - パントを含む材料により形成された薄い層: 70 通常の濃度のドーパントを含む材料により形成された 層: 7-2 コンダクトブラグ

















プロントページの統合

F ター 人(参考) 5F033 HH04 HH08 HH13 JJ04 KK01 . QQ08 QQ09 QQ10 QQ31 QQ37 QQ48 QQ58 QQ65 RR04 RR06 SS04 FT08 W06 W10 W16 XX03 XX09 . SF083 GA02 QA06 MA03 MA05 MA06 MA17 MA20 NA01 NA08 PR39 PR40